Test procedure i ugradnja testabilnosti u digitalne ASICe male složenosti. Generalizirana Paralelno-serijska test procedura za brojila (CROSBI ID 123205)
Prilog u časopisu | izvorni znanstveni rad
Podaci o odgovornosti
Švedek, Tomislav
hrvatski
Test procedure i ugradnja testabilnosti u digitalne ASICe male složenosti. Generalizirana Paralelno-serijska test procedura za brojila
Ovaj rad ukazuje na to zašto korisnik/projektant ASICa još uvijek stavlja funkcionalno testiranje ispred svih ostalih test procedura. Razmatra i zašto sve tehnike ugradnje testabilnosti (DFT) nisu jednako primjenjive na ASICa male složenosti. Kao prilog gornjoj diskusiji predložena je generalizirana Paralelno-serijska test procedura za testiranje dugih, logikom okruženih brojila u ASIC-u. Razmatraju se njene prednosti i mane, te daje primjer skraćivanja test sekvence za 7-redova veličine.
integrirani sklopovi; ASIC; testabilnost; ugradnja testabilnosti
nije evidentirano
engleski
Test procedures and design for testability in low complexity digital ASICs Generalized Paralel/serial Test Procedure for Counters
nije evidentirano
integrated circuits; ASIC; testability; design for testability
nije evidentirano