Nalazite se na CroRIS probnoj okolini. Ovdje evidentirani podaci neće biti pohranjeni u Informacijskom sustavu znanosti RH. Ako je ovo greška, CroRIS produkcijskoj okolini moguće je pristupi putem poveznice www.croris.hr
izvor podataka: crosbi

Test procedure i ugradnja testabilnosti u digitalne ASICe male složenosti. Generalizirana Paralelno-serijska test procedura za brojila (CROSBI ID 123205)

Prilog u časopisu | izvorni znanstveni rad

Švedek, Tomislav Test procedure i ugradnja testabilnosti u digitalne ASICe male složenosti. Generalizirana Paralelno-serijska test procedura za brojila // Elektrotehnika (Zagreb. 1964), 41 (1998), 3/4; 101-110-x

Podaci o odgovornosti

Švedek, Tomislav

hrvatski

Test procedure i ugradnja testabilnosti u digitalne ASICe male složenosti. Generalizirana Paralelno-serijska test procedura za brojila

Ovaj rad ukazuje na to zašto korisnik/projektant ASICa još uvijek stavlja funkcionalno testiranje ispred svih ostalih test procedura. Razmatra i zašto sve tehnike ugradnje testabilnosti (DFT) nisu jednako primjenjive na ASICa male složenosti. Kao prilog gornjoj diskusiji predložena je generalizirana Paralelno-serijska test procedura za testiranje dugih, logikom okruženih brojila u ASIC-u. Razmatraju se njene prednosti i mane, te daje primjer skraćivanja test sekvence za 7-redova veličine.

integrirani sklopovi; ASIC; testabilnost; ugradnja testabilnosti

nije evidentirano

engleski

Test procedures and design for testability in low complexity digital ASICs Generalized Paralel/serial Test Procedure for Counters

nije evidentirano

integrated circuits; ASIC; testability; design for testability

nije evidentirano

Podaci o izdanju

41 (3/4)

1998.

101-110-x

objavljeno

0013-5844

Povezanost rada

nije evidentirano