hrvatski

Aritmetičko logička jedinica

Razvijen je referentni i fizički ostvariv model sklopovlja aritmetičko logičke jedinice procesora. Analizirani su pojedini moduli postojećeg stogovnog procesora, te procijenjena opravdanost njihove ugradnje u zadani procesor. Napravljene su izmjene na postojećem sklopovlju, odnosno razvijeno novo sklopovlje. Razvijeno je odgovarajuće ispitno okruženje, provedena simulacija, te izrađena dokumentacija. Modeli su razvijeni u jeziku VHDL, te optimirani za implementaciju na programabilnim logičkim poljima familije SpartanII proizvođača Xilinx. Posebna pažnja posvećena je smanjenu broja ćelija potrebnih za implementaciju.

Java procesor; strukturni model; cjelobrojna aritmetika s predznakom; zbrajalo; oduzimalo; množilo; dijelilo; ispitno okruženje; Xilinx FPGA

nije evidentirano