Modeliranje sučelja NISC procesora na Wishbone sabirnicu (CROSBI ID 354153)
Ocjenski rad | diplomski rad
Podaci o odgovornosti
Grubišić, Roko
Sruk, Vlado
hrvatski
Modeliranje sučelja NISC procesora na Wishbone sabirnicu
Trendovi brzog razvoja modernih ugrađenih računalnih sustava i sustava na čipu, sve veća složenost sklopovlja i programske podrške te sve stroža ograničenja zahtijevaju nove pristupe projektiranju. Sklopovsko-programsko suoblikovanje pokušava pružiti rješenje koristeći sinergiju sklopovlja i programske podrške kroz njihov konkurentni razvoj. NISC (No-Instruction-Set Computer) je novi pristup sklopovsko-programskom suoblikovanju temeljen na automatskom generiranju procesora posebne namjene. U sklopu ovog rada opisane su metode sklopovsko-programskog suoblikovanja i specifikacije često korištenih sabirničkih sustava u kontekstu oblikovanja sustava s procesorima posebne namjene. Kao praktični rad osmišljen je način povezivanja NISC procesora na WISHBONE sabirnicu koji je implementiran i testiran na FPGA razvojnoj pločici Xilinx ML506. Time je omogućeno korištenje NISC procesora kao koprocesora posebne namjene u sustavima temeljenima na WISHBONE sabirničkoj arhitekturi i tako je ostvarena proširiva platforma za sklopovsko-programski razvoj.
Wishbone sabirnica; No-Instruction-Set Computer; sustavi na čipu; topologija procesorskih sabirnica
nije evidentirano
engleski
Wishbone Bus Interface Modeling for NISC
nije evidentirano
Wishbone Bus; No-Instruction-Set Computer; Systems-on-Chip; Processor Bus Topologies
nije evidentirano
Podaci o izdanju
99
15.05.2008.
obranjeno
Podaci o ustanovi koja je dodijelila akademski stupanj
Fakultet elektrotehnike i računarstva
Zagreb