hrvatski

Implementacija FPGA koprocesora na PCI sabirnici

Današnja računala zahtijevaju visoku propusnost sabirničkih sustava. PCIe je I/O serijska sabirnica treće generacije koja uz visoku propusnost zadržava programsku kompatibilnost s paralelnom PCI sabirnicom. Unutar ovog rada opisana je osnovna ideja o implementaciji simetričnog algoritma za kriptiranje AES-128 kao funkcije standardnog računala dostupne preko PCIe sabirnice. NISC predstavlja novu procesorsku tehnologiju koja uklanja skup instrukcija te omogućuje jednostavnu prilagodbu puta podataka. AES-128 algoritam implementiran je na pojednostavljenom putu podataka NISC procesora. Četiri instance NISC procesora zajedno s memorijom i raspoređivačem posla spojene su u jedan kompletan sustav za kriptiranje. Sustav je uspješno implementiran na Virtex-5 FPGA čipu. Dobivene performanse sustava uspoređene su s nekima od visoko propusnih sklopovskih i programskih izvedbi AES-128.

standardno računalo; PCIe; No Instruction Set Computer (NISC); Advanced Encryption Standard (AES)

nije evidentirano