hrvatski

FPGA implementacija filtara s varijabilnim kašnjenjem temeljena na Farrow strukturi

U ovom radu opisani su filtri s varijabilnim kašnjenjem i razvijen je model filtra s varijabilnim kašnjenjem koji koristi Farrow strukturu te je napravljena njegova implementacija na razvojnom sustavu Zedboard. Model podržava maksimalan red filtra 10. U svrhu usporedbe razvijen je i model filtra s varijabilnim kašnjenjem koji koristi CIC interpolator. Testiranje nad nekoliko ispitnih signala pokazalo je da Farrow filtar daje rezultate bliže idealnima i koristi manje odsječaka programabilne logike, no za razliku od filtra sa CIC interpolatorom koristi DSP ćelije.

FIR filtar; frakcionalno kašnjenje; Farrow struktura; FPGA; SoC dizajn

nije evidentirano