hrvatski

Implementacija logičkog analizatora na FPGA sklopovlju

U radu je opisana implementacija logičkog analizatora. Sklopovlje je razvijeno u jeziku VHDL, te ga optimirano za implementaciju na programabilnim logičkim poljima familije Spartan-3 proizvođača Xilinx, Inc. Razvijeno je i odgovarajuće ispitno okruženje. Za prihvat snimljenih signala koristiti se serijsku komunikaciju s osobnim računalom, a prikaz valnih oblika izveden je u MATLAB programskom okruženju.

logički analizator; programabilna logička polja; FPGA

nije evidentirano