crta
Hrvatska znanstvena Sekcija img
bibliografija
3 gif
 Naslovna
 O projektu
 FAQ
 Kontakt
4 gif
Pregledavanje radova
Jednostavno pretraživanje
Napredno pretraživanje
Skupni podaci
Upis novih radova
Upute
Ispravci prijavljenih radova
Ostale bibliografije
Slični projekti
 Bibliografske baze podataka

Pregled bibliografske jedinice broj: 428173

Časopis

Autori: Švedek, Tomislav; Matić, Tomislav; Herceg, Marijan
Naslov: PLD modeling of all-digital DLL
( PLD modeling of all-digital DLL )
Izvornik: Journal of electrical engineering (1335-3632) 60 (2009), 5; 246-254
Vrsta rada: članak
Ključne riječi: All-digital DLL; PLD Implementation; Digital-Controlled Delay Line
( All-digital DLL; PLD Implementation; Digital-Controlled Delay Line )
Sažetak:
An all-digital delay-locked loop (DLL) suitable for implementation in the programmable logic device (PLD) is presented in this paper. Analog parts of the conventional DLL are realized by digital circuitry. Digital-controlled delay line (DCDL) is made of programmable digital-controlled delay elements (DCDE) based on the binary-weighted multiplex LCELL structures. Problems encountered in PLD implementation of the DLL are emphasized and discussed. Simulation and measuring results of the proposed DLL realized by ALTERA device EPM7128SLI10, are presented.
Projekt / tema: 165-0361630-3049, 165-0362980-2002, 165-0362027-1479
Izvorni jezik: eng
Rad je indeksiran u
bazama podataka:
Scopus
SCI-EXP, SSCI i/ili A&HCI
Science Citation Index Expanded (SCI-EXP) (sastavni dio Web of Science Core Collectiona)
Kategorija: Znanstveni
Znanstvena područja:
Elektrotehnika,Računarstvo
URL Internet adrese: http:/iris.elf.stuba.sk/JEEEC//
URL cjelovitog teksta:
Časopis izlazi u samo elektroničkom izdanju: NE
Google Scholar: PLD modeling of all-digital DLL
Upisao u CROSBI: tmatic@etfos.hr (tmatic@etfos.hr), 28. Ruj. 2009. u 12:04 sati



Verzija za printanje   za tiskati


upomoc
foot_4