crta
Hrvatska znanstvena Sekcija img
bibliografija
3 gif
 Naslovna
 O projektu
 FAQ
 Kontakt
4 gif
Pregledavanje radova
Jednostavno pretraživanje
Napredno pretraživanje
Skupni podaci
Upis novih radova
Upute
Ispravci prijavljenih radova
Ostale bibliografije
Slični projekti
 Bibliografske baze podataka

Pregled bibliografske jedinice broj: 488665

Disertacija

Autor: Bogdanović, Davor
Naslov: Aritmetičko logička jedinica (ALU)
( Arithmetic logic unit (ALU) )
Vrsta: završni rad - preddiplomski studij
Fakultet: Elektrotehnički fakultet
Sveučilište: J. J. Strossmayera u Osijeku
Mjesto: Osijek
Datum: 29.9.
Godina: 2010
Stranica: 61
Mentor: Hocenski, Željko
Neposredni voditelj: Mijaković, Robert
Ključne riječi: aritmetičke operacije; logičke operacije; algoritmi; ALU; simulacija; realizacija; maksimalno vrijeme sklopa
( arithmetic operations; logical operations; algorithms; ALU; simulation; realization; maximum circuit time )
Sažetak:
Izradom završnog rada, obrađene su i objašnjene osnovne aritmetičke i logičke operacije. Prikazani su njihovi odgovarajući logički simboli i pripadne matematičke jednadžbe za pojedini sklop. Osim osnovnih matematičkih operacija, pojašnjene su i malo kompliciranije matematičke operacije (množenje i dijeljenje) unutar kojih su dodatno opisani algoritmi (Boothov algoritam, non-restoring algoritam i restoring algoritam). Aritmetičko logička jedinica napisana je pomoću VHDL koda, te je unutar istoga softverskog paketa simulirana. Pomoću Spartan 3 razvojnog sustava i Xilinx softvera napisani VHDL kod je preko paralelnog porta prebačen u razvojni sustav, te je na taj način sama aritmetičko logička jedinica realizirana. Maksimalno vrijeme i logička shema sklopa ostvarena je unutar softvera.
Projekt / tema: 165-0361621-2000
Izvorni jezik: HRV
Znanstvena područja:
Računarstvo
Puni text rada: 488665.zavrsni.pdf (tekst priložen 28. Lis. 2010. u 14:56 sati)
Upisao u CROSBI: tmatic1@etfos.hr (tmatic1@etfos.hr), 28. Lis. 2010. u 13:23 sati



Verzija za printanje   za tiskati


upomoc
foot_4